首页    
公司简介 新闻资讯 产品介绍 成功案例 技术支持 联机下载 联系我们
您现在的位置:首页 > 新闻资讯

文柏华    2005-12-26

                                           

       Tanner EDA 设计流程可以用下图表示.将要设计的电路先以S-Edit编辑出电路图,再将该电路图输出成SPICE文件.接着利用T-Spice将电路图模拟并输出成SPICE文件,如果模拟结果有错误,再回S-Edit检查电路图,如果T-Spice模拟结果无误,则以L-Edit进行布局设计.用L-Edit进行布局设计要以DRC功能做设计规则检查,若违反设计规则,再将布局图进行修改直到设计规则检查无误为止.将验证过的布局图转化成SPICE文件,再利用T-Spice模拟,再回到L-Edit修改布局图.最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比,若对比结果不相等,则回去修正L-Edit或S-Edit的图.直到验证结果无误后,将L-Edit设计好的布局图输出成GDSII文件类型,再交由工厂去制作半导体过程中需要的光罩.

1.用S-Edit编辑电路图
2.输出成SPICE文件
3.用T-Spice模拟分析
4.用L-Edit绘制布局图
5.设计规则检查
6.生成SPICE文件
7.用T-Spice模拟分析
8.利用LVS将电路图的输出文件与布局图转化的文件进行对比
 

返 回
  
 广州市捷嘉高科技有限公司版权所有 
地址:广州市天河金颖大厦1515室
电话:020-38467770 电子邮件:gzoffice@gsltech.com.cn
备案号:粤ICP备12086727号-1