1、导言

    将近四十年以前，Intel公司创始人之一的Gordon Moore发现，每个IC芯片上晶体管的集成度都以每两年翻两番的速度增加[1]。这一敏锐的发现被称为“摩尔定律”。直到今天，微电子的发展都遵循着摩尔定律，但是在可预见的未来这一趋势将临近其极限。随着器件尺寸不断的按比例缩小（scaling down）,一些次级效应(secondary effects)将会越来越难于克服，晶体管的漏电流不断增大，进而增大晶体管的静态功耗。当这一增大的静态功耗在总功耗中达到一定比例（例如10%）和因漏电流使晶体管的跨导不再大于其输出电导的时候，CMOS开关就不能经常工作，以晶体管缩小达到ULSI发展的策略就会失效，微电子沿摩尔定律的发展将无法继续。

    本文将从器件开关过程的功耗延时积的角度对后摩尔定律时期的微电子技术的发展进行讨论。第二节讨论传统硅基CMOS的极限，主要依据理论分析，ITRS预测以及实验结果；第三节利用一些实验数据来讨论新兴器件；无论传统的硅基CMOS还是新兴器件作为经典二能级开关器件都有其共同的限制，第四节将分析这一限制；第五节将讨论如何克服这一限制，得以继续发展；最后进行简单的小结。

    2、硅基CMOS的极限

    对任何理想的二值开关，其开关一次的能量Eb=t·P ,其中t为开关延时，P为功耗。一定的Eb在logt vs logP 图中居有一条直线,Eb越小直线越向左下方移，开关的功耗延时积越小，性能越好。

    硅基CMOS是今天微电子技术的基础。而IC性能的提高主要是通过对器件尺度以及电源电压进行合理的缩小（scaling down）实现的。但是这一缩小不是无限的[2]；随着器件沟道长度、氧化层厚度，以及电源电压的缩小，诸如短沟道效应（SCE），漏感应势垒降低效应（DIBL），穿通效应（Punch-Through）以及热载流子效应（HCE），量子隧道穿透等“次级”效应将会越来越难于克服。DIBL，量子隧道穿透等效应的增强将增大晶体管的漏电流，进而增加器件的静态功耗。当静态功耗在总功耗中达到一定比例（这一比例的数值随应用的不同而不同），并且器件的输出电导大于其跨导时，晶体管的缩小就达到了极限[3]。举个例子来说：ITRS设定了单位芯片面积的最大功耗（）为100W，对于高性能应用（HP: High Performance）晶体管的静态功耗最大为总功耗的10%，即10W。根据这一静态功耗和电源电压我们可以得到最大允许的漏电流。由此并根据器件结构、DIBL和隧道穿透公式，和输出、输入电导条件，就可以算出最小有效沟道长度以及等效氧化层厚度，同时得到器件最小的功耗延迟积（）以及其有关性能。

    对于硅基CMOS，由于电子漂移速度饱和，一定沟长下信号传输延时存在下限：根据电子的饱和速度我们可以得到一定沟长下的最小信号延时；与此同时，根据最小电源电压可以得到延时的上限：。所以，对于每一个具体MOSFET，对应一个可能的功耗延时积，晶体管的传输延时只能在上述的最大最小值之间。

图1. ITRS预测硅基CMOS发展趋势

    图1表示ITRS预测的硅基CMOS发展趋势，其横坐标为每一次开关操作所需功耗的对数，纵坐标为一次开关操作延时的对数，其中每一个点代表一个具体MOS晶体管的功耗与延时。同一Eb下点的分散表明不同（高性能，HP；低功耗，LOP；低维持功耗，LSTP）应用。左下角的两条直线分别代表量子力学限制和热力学限制[4]。对于每一个二能级开关操作，其功耗延时积为，在上述功耗延时双对数坐标中每一个的值对应着一条直线（如图中所示300K时CMOS的极限对应的直线）。对于CMOS来说，开关一次等于对负载电容充放电一次，所以：，其中是充电电压。从图1中我们可以看到：1、随着器件按比例缩小，器件的功耗延时积向左下方移动，也就是说向着更小的延时和更小的功耗移动。2、由于前面讨论过的限制，随着Eb 缩小器件可工作的区间不断缩小。3、器件缩小有一极限（图中左侧小线段）。理论估计，在300K下CMOS的极限值与ITRS预测的最后（2014-2016）结点值基本相同[5]。对于HP（高性能）器件，利用前面给出的和可以求得极限的有效沟道长度，相应的极限（300K）。所以这一对应的双对数坐标图上的直线就是HP器件的极限。同样，对于低静态功耗(LSTP :Low Stand-by Power)器件和低功耗(LOP :Low Operation Power)器件也都有相应的极限。它们的Eb极限大致相同，只是取了不同的功耗和响应速度（即在图中所示极限对应的直线段上取不同的工作点）。

图2. 器件缩小趋势ITRS预测与实验数据的比较

    近年来有很多研究机构和公司，诸如中科院微电子所(IMECAS)、斯坦福大学(Stanford)、IBM公司以及Intel公司，都开发表了纳米尺度沟道的晶体管，长度从6nm到70nm。图2所示为这些实验数据与ITRS预测数据的比较（数据摘自[6]以及IEDM(2001--2003)）。我们可以从这张图中看到这些实验点全都在前面讨论的硅基CMOS的区域中，特别是它们全都落在CMOS的极限线以上和一个不断缩小的犄角之中。

    3、新兴器件

    从图1可见，在CMOS极限与二值开关理论极限之间尚存在相当的空间，这为后摩尔时期微电子器件的发展提供了条件。新器件以异于传统MOSFET的新机制工作，纳米尺寸、高速低功耗。

    已提出了一系列新兴器件（可统称为纳电子器件），以所利用的效应命名，包括共振隧道器件、量子库伦阻塞器件、电子自旋器件、超导量子干涉器件、分子电子器件，等等。下面举几个例子。

    3.1 碳纳米管(CNT)FET

    碳纳米管(CNT :Carbon- Nano-Tube)是人工合成的天然纳米线。由于是一维输运，所以它的电子迁移率比体硅高很多，特别是可能实现弹道输运。另外由于CNT具有非常高的击穿电场（最高可达108V/cm），所以CNT中的电子漂移速度可以远远超过硅反型层中的电子。

图3.ULSI MOSFET 实际沟道电子迁移率因电场增强而逐年减小

图4.硅基CMOS中电子漂移速度变化趋势

    从图3和图4（数据摘自ITRS(2003)）中可以看到，随着MOS晶体管尺度的缩小，电子的迁移率下降，同时电子的漂移速度接近饱和，这样我们就像预期那样限制了信号延时。对于CNT情况就不同了，由于可以实现弹道输运，CNT中的迁移率随沟道缩小几乎不变，这样我们加大电场就可以提高电子的漂移速度，通过缩短沟道不断降低延时了。因此CNT FET开关的延时功耗积可望突破传统CMOS的极限。

图5.CNT与ITRS预测的CMOS发展的比较

    图5中展示了三组CNT的数据：EXP,I,II。其中EXP数据摘自IEDM中发表的实验数据，器件的，；I和II都是假设弹道输运成立由EXP推导来的，分别取，和，。我们可以看到260nm的CNTFET和沟长为25nm的MOSFET晶体管几乎具有相同的工作速度，虽然功耗增大了；当我们降低CNTFET的沟道长度而保持电压不变时（数据I），CNT达到了很小的、硅基MOSFET所达不到的延时！但是它的功耗仍然较大；当我们同时减小CNT长度和电压时（情况II），CNTFET不但达到了较小的延时，更达到了较小的功耗。我们注意到在情况II下，CNT已经 超过了硅基CMOS极限的，同时也超过了其延时限制。

    3.2 其他新兴器件

图6.ITRS预测CMOS与新兴器件比较

    图6中列入一些新兴器件，如：快速单磁通量子开关(RSFQ: Rapid Single Flux Quantum)，光学开关(Optical Switch)，纳机电系统开关(NEMS:NanoElectroMechanical Systems)以及分子开关(Molecular)等等的予测性能。这些器件基本上还处在实验室研究阶段，在这里我们不讨论它们的具体细节。图中用的是ITRS(2003)予测的数据，以此来与ITRS预测的CMOS以及CNT进行比较。

    在这幅图中我们可以看到，这些器件的工作范围更为广阔。在这里我们暂时忽略两个点：Bio和Quan （将在第五节对它们进行讨论），可以看到：这些器件有的具有很小的延时，有的具有很小的功耗，它们都有希望突破硅基CMOS的极限，可以在一定方面作为硅基CMOS的替代，继续推动微电子技术的发展。

    4、经典二能级（二值）开关器件的极限

    如图6所示，虽然很多新兴器件可以超过硅基CMOS的极限（或者是功耗、延时的某一方面，或者是两方面同时超越），但是它们仍然有其共同的极限—左下角所的表示量子力学限制和热力学限制的两条直线。对于二能级开关器件，根据Shannon的理论，由于热噪声的影响两个能级之间能量的差别应满足，其中k是波尔兹曼常数，T是绝对温度；另一方面根据量子力学测不准原理，应满足，也就是。所以在功耗延时双对数坐标中这两条直线代表了所有经典二能级开关器件的极限。我们可以从图6中看到无论是硅基CMOS还是新兴器件都不超越这一极限。所有的器件性能都被限制在两条直线以上的区间中。 理想的经典二能级开关器件所对应的点就在两条线上，在两条线的交点以上沿着热力学极限，交点以下沿着量子力学极限，而最理想的器件就是在两条线的交点上，在这点上工作的器件将具有最小的以及该下最小的延时。

图7.理想二能级开关器件模型

    图7所示是一个理想二能级开关器件模型。我们假设当粒子在势垒左边表示状态‘0’，在右边表示状态‘1’。电子穿过势垒表示‘0’、‘1’状态之间的变化，即开关。我们假设该器件工作在最理想的一点，所以满足以及，也就是，以及。这说明通过选择适当的参数（图中的a）和势垒高度我们可以得到在量子力学限制直线上的器件。特别的如果势垒高度，我们就得到在两极限直线交点上的器件，这时，以及相应的（300K）。这就是经典二能级开关器件的理论极限。理想器件靠量子隧道效应工作，是量子器件。

    5、如何克服量子力学限制

    上述的量子力学限制是基本的限制，但只对经典的二能级开关器件有效，如果突破二值模型，情况就不同了。

    首先，我们要强调系统的作用。我们最终的目标是利用一个信息处理系统来解决实际问题，也就是说完成一项任务。假设完成一次任室务A需要能量为，那么给定功耗，每秒钟该处理系统能完成的任务A的次数为（也就是频率）。如果该系统共需要n次基本器件的操作来完成一次任务A，而每一次基本器件的操作需要能量，那么我们有。换句话说，对于一定的功耗，我们可以通过减小或者来提高频率F。n、反映了系统的效率和单元器件的能力。如果该系统的模型或者算法很有效，对于相同的基本器件所需的n较小，这将增大F。另一方面，还可以使用更强大的基本器件来增大F，所谓更强大就是说对于相同的可以完成更多的信息量的处理（超过简单的一次开关），当然这样的器件很可能是针对于某种应用而特制的。使用强大的基本器件等效于减小n，也就增大了F。所以，对于提高信息处理系统的效率这一最终目标来说，不仅要提高基本器件的能力，还要完善处理系统的机制、计算模型、算法、系统体系结构等等。

    假设对于一个任务，使用传统系统（二值、冯诺曼）来处理的话，最好情况下用1W的功耗一秒钟可以完成次任务，。而使用新的系统（或者更强大的基本器件），同样的1W功耗和n，可完成任务的次数F>>，那么，等效（于二值系统）地说， 器件的就大大的降低了。将此等效值记录在经典二值开关的双对数坐标图中，就可以看到相应的点可超越量子力学的限制。

    量子信息处理系统就是这样的一个例子。量子信息中一位(qubit)和量子计算的一个步骤中所含的信息量都远远大于经典的一位(bit)以及传统的数字系统。所以对于特定的任务，选择合适的系统和算法，量子系统可以更快更省地完成。将量子处理系统的性能折合成经典的二值系统，就可超过对上述传统二值开关的性能限制，如图6中Quan所示。另一个例子是仿生物功能器件与系统。这类器件与系统应具有很高的智能，在处理某些智能问题时应极为有效，处理相关问题比之传统处理可以大大减少n和消费微小的能量。如图6中Bio所示，它们的等效性能也超过了量子力学对二值开关限制。

    6、结论

    硅基CMOS技术按按比例缩小原理的发展，越来越接近其极限了。最近出现了很多新兴器件有望成为传统MOSFET的替代，作为后摩尔定律时期微电子技术的基础。各种新兴器件各有不同的性能和前途，但是作为经典二能级开关器件，它们都要受到热力学和量子力学的限制。有两个途经超越这一限制：1）发展量子信息器件和生物功能器件等，提高基本器件的效能，也就是提高基本器件一次操作所处理的信息量，并降低其功耗；2）发展量子信息处理和各种仿生物学的电子信息处理系统等的新型的信息处理系统，突破传统二值、冯诺曼框架。

    致谢：感谢余志平教授提供文中多处数据。

参考文献

[1] G.E.Moore, IEEE IEDM Tech. Dig., pp. 11–13 (1975).

[2] 李志坚，周润德, ULSI 器件、电路和系统 科学出版社,北京 (2000).

[3] D.J.Frank et al., Proc. of IEEE, 89, pp. 259–280(2001).

[4] J.D.Meindl, Proc. of IEEE, 83, pp. 619–635 (1995).

[5] 李志坚, 中国半导体学报, 24(增刊),p. 1 (2003).